PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-263573

(43) Date of publication of application: 13.10.1995

(51)Int.CI.

H01L 27/108 H01L 27/04 H01L 21/822

H01L 29/78 H01L 21/336

(21)Application number: 06-053999

(71)Applicant: OKI ELECTRIC IND CO LTD


(22)Date of filing:

(72)Inventor: MATSUHASHI HIDEAKI

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To provide a semiconductor device and a method for manufacturing it in which capacity per unit area can be sufficiently secured by preventing the reaction of tantalum oxide to polysilicon to suppress the generation of a leakage current in a semiconductor device which uses a tantalum oxide for a dielectric film and a polysilicon film for an upper electrode. CONSTITUTION: An oxide silicon film 22 is formed on a silicon substrate 21 and a polysilicon film 23a is selectively formed for a lower electrode, and an oxide silicon film 25, a tantalum oxide film 24, a titanium oxide film 26 for reaction preventing film and a polysilicon film 27 for an upper electrode are formed in sequence so as to cover the polysilicon film 23a.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-263573

(43) 公開日 平成7年(1995) 10月13日

(51) Int.Cl.*

識別記号

庁内整理番号

F1

技術表示箇所

HOIL 21/8242 27/108 27/04

HO1L 27/10

27/ 04

審査請求 未請求 請求項の数4 OL (全 5 頁) 最終頁に続く

(21)出願番号

(22)出類日

特願平6-53999

平成6年(1994)3月24日

(71)出頭人 000000295

冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 松橋 秀明

来京都港区虎ノ門1丁目7番12号 仲電気


工業株式会社内

(74)代理人 护理士 鈴木 放明

(54) 【発明の名称】 半導体装置及びその製造方法 (57)【要約】

[目的] 誘電体膜として酸化タンタル膜、上部電極と してポリシリコン膜を用いる半導体装置において、酸化 タンタルとポリシリコンとの反応を防いでリーク電流の 発生を抑さえ、かつ単位面積当りの容量を充分に確保で きる半導体装置及びその製造方法を提供する。

【構成】 シリコン基板21上に酸化シリコン棋22、 選択的に下部電極としてのポリシリコン膜 2 3 a が形成 され、ポリシリコン棋23gを覆うように酸化シリコン 膜25、酸化タンタル膜24、反応防止膜としての酸化 チタン膜26、上部電極としてのポリシリコン膜27が 頂次形成された構造となっている。



【特許請求の範囲】

【請求項 1】 夢体と、 前記夢体上に形成された酸化タンタルと、

前記酸化タンタル上に形成された酸化チタンと、

前記酸化チタン上に形成されたポリシリコンと、

を備えたことを特徴とする半導体装置。

前記基体は半導体基板表面上に形成され [請求項 2] たキャパシタの下部電極であ ることを特徴とする詩求項 1記載の半導体装置。

[詩求項 3] 前記基体は半導体基板であって、この基 板表面領域に形成されたソース・ドレイン領域間のチャ ネル領域であ ることを特徴とする請求項 1記載の半導体

【請求項 4】 基体上に酸化タンタルを形成する工程

前記酸化タンタル上に酸化チタンを堆積法により形成す る工程と、

前記酸化チタン上にポリシリコンを形成する工程と、 を備えたことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、誘電体膜を用いるキャ パシタ、MOSFET、DRAM等の半導体装置及びそ の製造方法に関する。

[0002]

【従来の技術】従来、誘電体膜を用いたキャパシタとし て、25の高い比誘電率を持つ酸化タンタル膜(Ta2 O5) を用いたキャパシタが知られているが、上部電極 にポリシリコン(poly-Si) を用いる場合、80 Oで程度の高温熱処理を施すとポリシリコンと酸化タン タル膜が反応、リーク電流が増大してしまうという問題 があった。この反応を防止するため、例えばH.Shi nriki et al. 1988Symp. VLS I Technology (1988) pp.29~30には、 上部電極であ るポリシリコン膜と誘電体膜であ る酸化タ ンタル膜との間に、反応防止膜として酸化シリコン膜ま たは室化シリコン膜を用いることにより後の製造工程に 不可欠な高温熱処理を行ってもポリシリコン膜と酸化タ ンタル膜が反応せずリーク電流の増大がないキャパシタ が開示されている。

[00003]

【発明が解決しようとする課題】 しかしながら上記文献 に開示されるような従来技術では、反応防止膜としての 酸化シリコン膜または窒化シリコン膜の比誘電率が酸化 シリコンは 4、窒化シリコンでも7 と低く、これらの膜 を用いた場合、キャパシタの容量が大幅に減少してしま うという問題があった。

100041

【課題を解決する手段】上記の問題を解決するために、 基体上に、誘電体膜として酸化タンタル、この酸化タン

タル上に反応防止阱として酸化チタン、この酸化チタン 上にポリシリコンを備えた構造の半導体装置とする。

[0005]

[作用] 本発明によれば、約90と非常に高い比誘電率 を持つ酸化チタンをポリシリコンと酸化タンタルとの間 に設けたので、容量が大きい半導体装置となるだけでな く、高温熱処理を施してもポリシリコンと酸化タンタル との反応がこの酸化チダンによって防止され、リーク電 流が減少する。

[0006]

【実施例】 第1実施例

図1は、本発明によるキャパシタの構造を示す一例であ る。図 1 におけるキャパシタば、シリコン基板21上に 酸化シリコン映22、その上に選択的に下部電極として のポリシリコン膜 2 3 e が形成され、このポリシリコン **膜23gを覆うように酸化シリコン膜25、酸化タンタ** ル膜24、酸化チタン膜26、上部電極としてのポリシ リコン膜27が順次形成されている。

【ロロロ7】以上のように形成された酸化タンタル膜を 用いたキャパシタ(以下、酸化タンタル膜キャパシタと いう) においては、誘電体膜の酸化タンタル膜24と上 部乗権のポリシリコン膜27との間に反応防止膜として 酸化チタン膜25を設けているので、酸化タンタル膜2 4とポリシリコン膜27との反応が防止される。

【0008】また、図2(A)~(D)に本発明の実施 例によるキャパシタの製造工程の断面図を示し、以下本 発明の実施例について図面を参照しながら詳細に説明す

【0009】図2(A)に示すように、シリコン基板2 1上に熱酸化法或は化学気相威長(CVD)法により酸 化シリコン膜 22を800mm程度成長させ、さらに、 下部電極となるポリシリコン膜 23を CV D法等により 300mm程度形成する。 このポリシリコン膜23の低 抵抗化のため、イオン注入法により、または、塩化ホス ホリルガス雰囲気中における熱拡散により、リンをポリ シリコン膜 2 3 に導入する。

【0010】 次に、ポリシリコン膜 23上にレジストパ ターンを形成 し(図示せず)、 このレジストパターンを マスクとしてポリシリコン膜23の不要部分をエッチン グすることで、ポリシりコン映23がパターニングされ、図2(B)に示すように下部電極のポリシリコン映 23gが形成される.

【0011】図2 (C) に示すように、ポリシリコン膜 23g上にCVD法により、ペンタエトキシタンタルと 酸素ガスを用い400℃の基板温度で酸化タンタル膜2 4を 1 O n m程度形成する。この酸素ガスを用いて酸化 タンタル膜を形成する際に、下部電極のポリシリコン膜 23 a の表面が酸化され、ポリシリコン膜23 a と酸化 タンタル膜2.4の間には酸化シリコン膜2.5が1 n m程 度形成される。

[0012] さらに図2(D)に示すように、酸化タンタル膜24上にCVD法により、テトラブトキシチタンと酸素ガスを用いて400℃の基板温度で酸化チタン膜25を10~20nm程度形成する。また、酸化タンタル膜24および酸化チタン膜25の緻密化及び欠陥密度の削減のため、それぞれの膜を形成した後に変更素の関係のでで1分間の熱効理を行うことが関すます。

中800でで1分間の熱処理を行うことが望ましい。 【0013】次に、上部を極としてのポリシリコン膜2 7をCVD法により300nm程度形成する。以下は下 部電極を形成するときと同様、ポリシリコン膜27の低 抵抗化のため、イオン注入法によりリンを、または、ス雰囲気中における熱拡散により塩化ホスホリルコン膜27に降入する。その後ポリシリコン膜27に降入する。その後ポリシリコン膜27にレジストパターンを形成し(図示せず)、この ジストパターンをマスが配し、図示せず)、27、を ジストパターとでない膜24の不要部をエンジスタン膜26及が配り、図1に示した構造の酸化、タル膜キャパシタとなる。

【0.014】また、上記の実施例以外にも本発明のキャパシタを製造することができ、その一例を示す。 【0.015】 ジリコン基版21上に酸化ジリコン膜2

【0015】シリコンを扱とって上版をピンリコン映と
2、下部電極としてのポリシリコン映と3。を形成した
後、酸化タンタル映24を形成する方法としては、スパッタ法によることもできる。高周波スパッタ法では、スパッターゲットを用い、酸素ガス雰囲気中でスパッタすることにより酸化タンタル映24を形成する。

【0016】酸化チタン膜25を形成する際にも同様に、Tiターゲットを用い、酸素ガス雰囲気中でスパッタすることにより、または、スパッタ法によりTiを形成した後、酸素ガス雰囲気中、500℃で1分間の熱処理を行うことにより、酸化チタン膜25を形成し、その後同様の方法で上部電極を形成、不要部分の除去によりキャパシタを作製する。

【ロロ17】 ここで、酸化チタン膜の形成方法について ば種々のものが考えられるが、 CV D法またはスパッタ 法等の堆積法を使用することにより、容易に酸化チタン 膜を形成することができる。

【0018】第2実施例

本発明をMOSFET (Metal Oxide Semiconductor Field Effect Transistor) のゲート酸化膜に適用した例を図3に示す。

【0019】半導体基板31の表面領域にチャネル領域33が形成され、チャネル領域33の両側に不純物を拡散したソース・ドレイン領域32とが対向して配置され、チャネル領域の表面上にゲート酸化限として酸化タンタル膜34と酸化チタン膜35とが経層され、このゲートを低限の表面上にゲートを極としてポリシリコン膜36が形成されている。

【0020】MOSFETを微細化する場合、比例縮小則に従いケート酸化関厚も薄膜化しなければならない。 微細化の指標であるの、15μm程度のゲート電極では、酸化ツリコンに換算した限厚で3nm程度のゲート酸化関にする必要がある。しかし酸化ツリコン関厚で3nmを以下ではトンネリングによりリークを流がしまい、MOSFETとして動作しなくケートで、MOSFETとして動作しなりがった。このため、本発明をMOSFETのゲートで、砂塊であることによっ増大のないMOSFETを開展してもリークの場合では、サケートをTMOでは、サケートでは、15μmのでは、サケートでは、15μmのでは、15μmのでは、15μmのでは、15μmのでは、15μmのでは、15μmのでは、15μmのでは、15μmのでは、15μmのでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmののでは、15μmので

[0021] 第3字施例

【0023】上記に示した本発明の酸化タンタル膜キャパシタにおいて、酸化タンタル膜とポリシリコン膜どの間の酸化チタン楔の存在によって、酸化タンタル膜とポリシリコン膜との反応が防止される。このことは、図5に示す酸化物の標準 生成自由エネルギーの温度図を参照することで理解できる。この図5は、「VLSIの連膜技術」伊藤陸司他、丸善株式会社(昭和61年9月30日)発行、pp.152に示されるものである。

【0024】Te2O5(酸化タンタル膜)のΔGf(酸化物の標準生成自由エネルギャ)はいずれの温度においてもらiO2(酸化シリコン膜)のΔGfより大きい。これは、酸化タンタル膜とボリシリコン関が接しているときはシリコンの方が酸化されやすく、タンタルは選元されやすいことを示している。よってこの場合には、タンタルが選元され、金属としてのTeが酸化タンタル膜中に発生することにより、リーク電流が増大することになる。これとば逆に、TiO2(酸化チタン膜)のΔG


fはいずれの温度においてもSiΟ2(酸化シリコン 関)のΔGfより小さい。よって、酸化チタン限とポリ シリコン関が接していてもポリシリコン、チタン共に反 応せず、リーク電流の増大を防ぐことができる。


[0025] また、反応防止既として例えば室化チタンが考えられるが、この室化チタンを用いた場合には高温 熱処理を行うことによってリーク電流が増加してしま う、ということが実験結果から待られている。

【0025】 【発明の効果】以上詳細に説明したように本発明の酸化タンタル膜を用いた半導体装置によれば、酸化タンタルとポリシリコンとの間に酸化チタンが形成されているため、高温熱処理を行っても酸化タンタルとポリシリコンとの反応が起こらなくなり、リーク電流の増加を抑むをひまることができるだけでなく、酸化チタン膜の比誘電率なる。いため、単位面積当りの容量が大きい半導体装置となる。

[図面の簡単な説明]

【図 1】本発明の実施例によるキャパシタの構造を示す





野面図

【図2】本発明の実施例によるキャパシタの製造工程を 示す断面図

[図3] 本発明の実施例によるMOSFETの構造を示す断面図


[図4] 本発明の実施例によるDRAMのメモリセル部の構造を示す断面図


【図5】酸化物の標準 生成自由エネルギーと温度との関係図


[符号の説明]


21:シリコン基板 22:酸化シリコン 23:ボリシリコン 23:ボリシリコン 24:酸化シリコン 25:酸化シリコン 25:酸化シリコン 26:酸化チタン 26:

27:ポリシリコン联









フロントページの統 き

70 ... (51) Int.CI.6 HO1 L 21/822 29/78 21/336

證別記号 庁内整理番号

技術表示盤所

HO1L 29/78

301 301